Принцип дії динамічної DRAM і статичної SRAM пам'яті

і не змогла порівнятися із статичною пам'яттю в швидкості.

У ядрі

Ядро мікросхеми статичної оперативної пам'яті (SRAM - Static Random Access Memory) є сукупність тригерів - логічних пристроїв, що мають два стійкі стани, одне з яких умовно відповідає логічному нулю, а інше - логічній одиниці. Іншими словами, кожен трігер зберігає один біт інформації, - рівно стільки ж, скільки і елемент динамічної пам'яті.

Тим часом, трігер як мінімум по двох позиціях обіграє конденсатор: а) стани трігера стійкі і за наявності живлення можуть зберігатися нескінченно довго, тоді як конденсатор вимагає періодичної регенерації; б) трігер, володіючи мізерною інертністю, без проблем працює на частотах аж до декількох Ггц, тоді як конденсатори "звалюються" вже на 75-100 Мгц.

До недоліків трігерів слід віднести їх високу вартість і низьку щільність зберігання інформації. Якщо для створення елементу динамічної пам'яті достатнього всього одного транзистора і одного конденсатора, то елемент статичної пам'яті складається як мінімум з чотирьох, а в середньому шести - восьми транзисторів, тому мегабайт статичної пам'яті виявляється щонайменше у декілька разів дорожче.

Пристрій трігера

У основі всіх трігерів лежить кільце з двох логічних елементів "НЕ" (інверторів), сполучених за типом "клямки" (див. мал. 1). Розглянемо, як він працює. Якщо подати на лінію Q сигнал, відповідний одиниці, то, пройшовши крізь елемент D. D1 він звернеться в нуль. Але, поступивши на вхід наступного елементу, - D. D2 - цей нуль знов перетвориться на одиницю. Оскільки, вихід елементу D. D2 підключений до входу елементу D. D1, то навіть після зникнення сигналу з лінії Q, він підтримуватиме себе самостійно, тобто трігер перейде в стійкий стан

Образно це можна уподібнити драконові, що кусає себе за хвіст.

Природно, якщо на лінію Q подати сигнал, відповідний логічному нулю, - все відбуватиметься так само, але навпаки! 

Мал. 1. Пристрій простого трігера (зліва). Образно це можна представити драконом, що кусає свій хвіст

Пристрій елементу "НЕ" (інвертора)

Як влаштований елемент "НЕ"? На це питання не можна відповісти однозначно. Залежно від елементарної бази, що є у нас, кінцева реалізація варіюється в дуже широких межах. Нижче як приклад приведена принципова схема простого інвертора, сконструйованого з двох послідовно сполучених комплементарих /* взаємно доповнюваних */ CMOS-транзисторів - p- і n- канального (див. мал. 2). Якщо на затвори подається нульовий рівень, то відкривається тільки p-канал, а n-канал залишається розімкненим. В результаті, на виході ми маємо живлячу напругу (тобто високий рівень). Навпаки, якщо на затвори подається високий рівень, розмикається n-канал, а p-канал - замикається. Вихід виявляється закорочений на масу і на нім встановлюється нульова напруга (тобто низький рівень).  

Мал. 2. Пристрій елементу НЕ (інвертора)

Пристрій матриці статичної пам'яті

Подібно до елементів динамічної пам'яті, трігери об'єднуються в єдину матрицю, що складається з рядків (row) і стовпців (column), останні з яких так само називаються бітами (bit).

У відмінності від елементу динамічної пам'яті, для управління якої достатньо всього одного ключового транзистора, елемент статичної пам'яті управляється як мінімум двома. Це не

1 2 3 4 5 6 7 8

Схожі роботи

Реферати

Курсові

Дипломні