Принцип дії динамічної DRAM і статичної SRAM пам'яті

покажеться дивовижним, якщо пригадати, що трігер, у відмінності від конденсатора, має роздільні входи для запису логічного нуля і одиниці відповідно. Таким чином, на елемент статичної пам'яті витрачається цілих вісім транзисторів (див. мал. 3) - чотири йдуть, власне, на сам трігер і ще два - на "клямки", що управляють.  

Рис. 3. Пристрій 6-транзистроной одно-портовой осередку SRAM-пам'яті

Причому, шість транзисторів на осередок - це ще не межа! Існують і складніші конструкції! Основний недолік шести транзисторного осередку полягає в тому, що в кожен момент часу може оброблятися всього лише один рядок матриці пам'яті. Паралельне читання осередків, розташованих в різних рядках одного і того ж банку неможливо, так само як і неможливо і читання одного осередку одночасно із записом інший.

Цього обмеження позбавлена багатопортова пам'ять. Кожен елемент багатопортової пам'яті містить один-єдиний трігер, але має декілька комплектів транзисторів, що управляють, кожен з яких підключений до "своїх" ліній ROW і BIT, завдяки чому різні осередки матриці можуть оброблятися незалежно. Такий підхід набагато прогресивніший, ніж ділення пам'яті на банки. Адже, в останньому випадку паралелізм досягається лише при зверненні до осередків різних банків, що не завжди здійснимо, а багато портова пам'ять допускає одночасну обробку будь-яких осередків, позбавляючи програміста від необхідності вникати особливо її архітектура. (Зауваження: сумно, але кеш-пам'ять x86-процессор не істинно багатопортова, а складається з восьми одно-портових матриць, підключених до два портовому інтерфейсному обв'язуванню)

Найчастіше зустрічається два - портова пам'ять, пристрій осередку якої зображений на мал. 4

(увага! це зовсім не та пам'ять яка, зокрема, застосовується в кеші першого рівня мікропроцесорів Intel Pentium). Неважко підрахувати, що для створення одного осередку два - портовій пам'яті витрачається аж вісім транзисторів. Хай ємкість кеш-пам'яті складає 32 Кб, тоді тільки на одне ядро піде понад два мільйони транзисторів! 

Мал. 4. Пристрій 8-транзистроной два портового осередку SRAM-пам'яті 

Мал. 5, 6. Елемент динамічної пам'яті втілений в кристалі

Пристрій інтерфейсного обв'язування

По своєму пристрою, інтерфейсне обв'язування матриці статичної пам'яті, практично нічим не відрізняється від аналогічного нею обв'язування матриці динамічної пам'яті. Тому, детально не зупинятимемося на цьому питанні і розглянемо його лише у загальних рисах.

Мабуть, єдина відмінність в інтерфейсах статичної і динамічної пам'яті полягає в тому, що мікросхеми статичної пам'яті маючи значно меншу ємкість (а, отже - і менша кількість адресних ліній) і геометрично розташовуючись набагато ближче до процесора, можуть дозволити собі розкіш не удаватися до мультиплексування. І тому, для досягнення найвищої продуктивності, номери рядків і стовпців найчастіше передаються одночасно.

Якщо статична пам'ять виконана у вигляді самостійної мікросхеми, а не розташовується безпосередньо на кристалі процесора, лінії її входу часто об'єднують з лініями виходу, і необхідний режим роботи доводиться визначати за станом спеціального виведення WE (Write Enable). Високий стан виведення WE готує мікросхему до читання даних, а низьке - до запису. Статична пам'ять, розміщену на одному кристалі разом з процесором, зазвичай не мультиплексує, і в цьому випадку вміст одного осередку можна читати паралельно із записом інший (адже лінії входу і виходу роздільні!).

Номери стовпців

1 2 3 4 5 6 7 8

Схожі роботи

Реферати

Курсові

Дипломні