Принцип дії динамічної DRAM і статичної SRAM пам'яті

всі операції одночасно з тактовими сигналами, внаслідок чого час доступу до осередку укладається в один-єдиний такт. Саме на синхронній статичній пам'яті реалізується кеш першого рівня сучасних процесорів.

Конвейєрна статична пам'ять

Конвейєрна статична пам'ять є синхронною статичною пам'яттю, оснащеною спеціальними "клямками", що утримують лінії даних, що дозволяє читати (записувати) вміст одного осередку паралельно з передачею адреси інший.

Так само, конвейєрна пам'ять може обробляти декілька суміжних осередків за один робочий цикл. Досить передати лише адресу першого осередку пакету, а адреси остальних мікросхема обчислить самостійно, - тільки встигай подавати (забирати) записування (лічені) дані!

За рахунок більшої апаратної складності конвейєрної пам'яті, час доступу до першого осередку пакету збільшується на один такт, проте, це практично не знижує продуктивності, оскільки все подальші осередки пакету обробляються без затримок.

Конвейєрна статична пам'ять використовується зокрема в кеші другого рівня мікропроцесорів PENTIUM-II і її формула виглядає так: 2 - 1 - 1 - 1.

1 2 3 4 5 6 7 8

Схожі роботи

Реферати

Курсові

Дипломні