Процесор

наближає їхню архітектуру до CISC-архітектури.

Сьогодні кількість процесорів із RISC- архітектурою істотно зросла і їх виробляють усі провідні фірми США, у тому числі фірми Intel, Motorola — виробники основних сімейств процесорів із CISC-архітектурою.

CISC

Мікропроцесори з архітектурою CISC (Complex Instruction Set Computers, архітектура обчислень із повною системою команд) реалізують на рівні машинної мови комплексні набори команд різної складності, від простих, характерних для мікропроцесора першого покоління, до дуже складних. Більшість сучасних процесорів для персональних комп'ютерів побудована за архітектурою CISC.

Останнім часом з'явилися гібридні процесори, що мають систему команд CISC, однак усередині перетворюють їх на ланцюжки RISC-команд, які й виконуються ядром процесора.

Поступове ускладнення CISC- процесорів відбувається в напрямку більш досконалого управління машинними ресурсами, а також у напрямку зближення машинних мов із мовами високого рівня.

Одночасно складна система команд і змінний формат команди процесором із CISC- архітектурою призвели до швидкого зростання складності схем Так, процесор 8086 містив 29 тис. транзисторів, 80 386 — 275 000, Pentium — 3 100 000, Pentium 4 — 42 млн транзисторів. Для того щоб такі процесори взагалі могли працювати з прийнятним енергоспоживанням і розміщатися на обмеженій площі, виробники працюють над мініатюризацією транзисторів. Уже досягнутий рівень 0,09 мкм.

Параметри процесорів

Структури різних типів процесорів можуть істотно розрізнятися, однак із погляду користувача найбільш важливими параметрами є архітектура, адресний простір пам'яті, розрядність шини даних, швидкодія.

Архітектуру мікропроцесора (МП) визначає розрядність слота і внутрішньої шини даних МП. Перші МП ґрунтувалися на 4-розрядній архітектурі

Перші ПЕОМ використовували МП із 8-розрядною архітектурою, а сучасні МП побудовані на 32- і 64-розрядній архітектурі.

Мікропроцесори з 4- і 8-розрядною архітектурою використовували послідовний принцип виконання команд, при якому чергова операція починається тільки після виконання попередньої. У деяких МП із 16-розрядною архітектурою використовуються принципи паралельної роботи, при якій одночасно з виконанням поточної команди здійснюється попередня вибірка й зберігання наступних команд. У МП із 32-розрядною архітектурою використовується конвеєрний метод виконання команд, при якому кілька внутрішніх пристроїв МП працюють паралельно, здійснюючи одночасно обробку декількох послідовних команд програми.

Адресний простір пам'яті визначається розрядністю адресних регістрів і адресної шини МП. У 8-розрядних МП адресні регістри зазвичай складаються з двох 8-розрядних регістрів, утворюючи 16-розрядну шину, яка адресує 68 КБ пам'яті. У 16-розрядних МП, як правило, використовуються 20-розрядні адресні регістри, що адресують 1 МБ пам'яті. У 32-розрядних МП використовуються 24- і 32-розрядні адресні регістри, що адресують від 16 МБ до 4 ГБ пам'яті.

Для вибірки команд і обміну даними з пам'яттю МП мають шину даних, розрядність якої, як правило, збігається з розрядністю внутрішньої шини даних, обумовленою архітектурою МП. Однак для спрощення зв'язку з зовнішньою апаратурою зовнішня шина даних може мати розрядність меншу, ніж внутрішня шина й регістри даних. Наприклад, деякі МП із 16-розрядною архітектурою мають 8-розрядну зовнішню шину даних. Вони являють собою спеціальні модифікації звичайних 16-розрядних МП і мають практично ту ж саму обчислювальну потужність.

Одним з важливих параметрів МП є тактова частота його роботи й роботи системної шини, що зазвичай задається зовнішніми синхросигналами. Для сучасних процесорів стандартними є частоти системної шини 66, 100, 133 МГц, а власна частота сягає З

1 2 3 4 5 6 7 8 9 10 11